The AVR core combines a rich instru

The AVR core combines a rich instruction set with 32 general purpose working registers.
All the 32 registers are directly connected to the Arithmetic Logic Unit (ALU), allowing
two independent registers to be accessed in one single instruction executed in one clock
cycle. The resulting architecture is more code efficient while achieving throughputs up to
ten times faster than conventional CISC microcontrollers.

결과 (한국어) 1:

AVR 코어 풍부한 명령어 32 범용 작업 레지스터 집합을 결합 합니다.모든 32 레지스터 수 있도록 산술 논리 유닛 (ALU)에 직접 연결2 개의 독립적인 레지스터를 하나의 단일 명령어 실행 한 시계에 액세스할 수주기. 결과 아키텍처는 더 많은 코드 최대 처리량을 달성 하면서 효율적인전통적인 CISC 마이크로컨트롤러 보다 더 빠른 10 번입니다.

결과 (한국어) 2:

AVR의 코어는 32 범용 작업 레지스터와 풍부한 명령어 세트를 결합합니다.
모든 32 레지스터는 직접 허용하는 산술 논리 장치 (ALU)에 연결되어있는
두 개의 독립적 인 레지스터가 하나의 클럭에서 실행되는 하나의 명령에 액세스 할 수 있도록
주기. 최대 처리량을 달성하면서 결과 아키텍처는 더 많은 코드 효율적으로
빠르게 기존의 CISC 마이크로 컨트롤러보다 10 배.

결과 (한국어) 3:

커널 풍부한 명령 집합 (32 일반 작업 레지스터.32 레지스터 모든 직접 연결 산술 논리 장치 해서두 개의 독립 레지스터 방문 중 한 명령 실행 시간주기.결국 구조 더 코드 때 까지 실현하는 효과적인 물동량열 배 더 빨리 싱글칩 마이크로컴퓨터 일반 명령.